ChronoVA™/SSTA
ユーザー事例

富士通株式会社様のASIC・COT設計フロー

富士通株式会社様（以下では富士通様）のご好意により、富士通様でのChronoVA™適用事例を紹介します。富士通様においては、従来のSTAのフローでタイミングが収束しないパスに対してSSTAを使用し、コーナーケースにおけるSTAの悲観性を救済するような手法を採用されています。ChronoVA™/SSTAは、STAツールから出力されるタイミングリストを読み込み、クリティカルなパスについて統計的に再検証します。

富士通様は、ASICやCOTのお客様に対し、SSTAのフローとメリットを以下のように示しておられます。

• ChronoVA™/LVAを採用して、セルのレイアウト形状に応じて物理ばらつき量を調整します。
• ChronoVA™/LVAから得られたばらつき量を基にモンテカルロ解析を行い、遅延分布を評価。中心値と標準偏差を含む、SSTA専用のライブラリを生成。
• SSTAライブラリを用いて、パスベースに統計的遅延解析を行い、パス遅延の分布およびスラック分布を演算します。
• その結果、セル毎のばらつき、入力スリューや負荷容量に依存したばらつき、段数効果を反映し、従来のSTA結果に対して悲観性を除去し、デバイスとのコリレーションを向上します。

製品適用事例

65nmテクノロジーにおける製品の一例（1.5Mインスタンス）に適用した結果を、従来のSTAに対比させて示します。

また別の例で、スラックの分布がどのように変わったかを、次の図に示します。

なお、富士通様は、同社の90nmおよび65nmテクノロジーを使用して製品を設計されるお客様に、ChronoVA™/SSTA用のライブラリを提供しておられます。富士通様のお客様には、アノーバがChronoVA™/SSTAを特別な条件でご提供するプログラムも用意しております。詳しくは弊社営業本部までお問い合わせください。

Back   Top