ばらつきに対するトータルソリューション
すでに多くのEDAベンダーが「統計的設計ツール」として、SSTA（Statistical Static Timing Analysis：統計的静的タイミング解析）、アナログ回路のばらつき耐性評価などの機能を提供しています。ただ、それらの多くはポイントソリューションであり、また単に過剰マージンの削減を目的とするだけでは効果が見えないとも言われています。
アノーバは、SAPというコア技術を用いて、ばらつきに関連するデータを統合的に扱うことにより、Design for Yieldのトータルソリューションを実現しています。
この特徴を挙げると、以下のようになります。
- お客様の既存の設計フローを変えることなく、統計的な解析・最適化の機能をアドオン。
- デバイスレベルからフルチップレベルまで共通の統合ばらつきモデルを使用。
- ロジック回路、アナログ回路のそれぞれに対応する適切な検証機能を提供。伝送路なども含めた総合的なタイミング検証が可能。
- タイミングだけでなく、リーク電力を同時に評価。
- グローバルばらつきを考慮して、歩留り向上と低消費電力化を両立する最適化ソリューションを提供。
- データ分析、ライブラリ作成などのサービスを提供し、お客様のデータに基いたコンサルティングが可能。
アノーバの統計的設計技術の応用とメリット
アノーバの統計的設計技術を応用すると、具体的には次のようなメリットが得られます。
- 回路特性のばらつき依存性やレイアウト依存性を評価。
- VthやLの狙い目を変化させた場合の特性や歩留りを予測。
- What-if分析を通じて、設計をロバスト化。
- グローバルなプロセス変化への対応。
- プロセスの経時変化に対応した回路特性を予測し、コーナー条件や最適製造条件を提示。
- 異なる製造ラインへの移管時にも、特性や歩留りを事前に把握可能。
- 再シミュレーション（SPICE）なしでライブラリをリターゲット。
- 従来のマルチコーナー条件に合せたタイミングライブラリを容易に生成。
- 性能と低消費電力の要求を両立させる動作条件を提示。
- 製品毎に、性能を保証しつつ全体の消費電力を削減できる、最適Vthなどの製造条件や最適電源電圧を提示。
動作環境
サポートしているOS
Redhat Enterprise Linux 3（RHEL3）およびそのアップデート版
Redhat Enterprise Linux 4（RHEL4）およびそのアップデート版
Redhat Enterprise Linux 5（RHEL5）
ライセンスサーバーに関しても同様
サポートしているハードウェア・プラットフォーム
X86 Intel and AMD 32bit アーキテクチャ
X86_64 Intel-EMT64 および AMD-AMD64 アーキテクチャ（Intel-Itanium (IA64) アーキテクチャを除く）
|
ChronoVA™/SSTAユーザー事例
Skip
図を拡大する
Top
Back